综合 log 日志 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

Vivado 综合 log 日志是 Vivado 综合工具的主要输出,其中包括:

  • 所处理的文件,包括:
    • VHDL
    • Verilog
    • System Verilog
    • XDC
  • 每个单元的参数设置
  • 含多个驱动程序的信号线
  • 未驱动的层级管脚
  • 最优化信息
  • 黑盒
  • 最终原语计数
  • 单元使用率(按层级)
  • 运行时间和存储器使用率
    重要: 请复查此报告或“Messages”(消息)选项卡中显示的“Errors”(错误)、“Critical Warnings”(严重警告)和“Warnings”(警告)。“综合”工具可发出“Critical Warnings”和“Warnings”,后者在后续流程中严重性可能进一步提升。