综合后的设计和实现后的设计 - 2023.2 简体中文

• 检查综合后网表相关的 DRC。
• 检查 I/O、BUFG 和其他布局。
• 对 MGT、IODELAY 和其他原语上的属性连线执行基本检查。
• 考量所有可用布局布线的前提下运行相同的 DRC。
• DRC 具有 4 种严重性级别：Info（参考）、Warning（警告）、Critical Warning（严重警告）和 Error（错误）。严重警告和错误当前不会阻止设计流程。

实现流程的步骤同样会运行 DRC，这些步骤可能在关键点停止运行此流程。布局器和布线器会检查导致阻止布局的问题。根据阶段，某些消息的严重性级别可能较低。这些 DRC 标记条件不会阻止 opt_design、place_design 或 route_design 完成，但可能导致板上出现问题。

例如，某些 DRC 会检查用户是否手动约束了所有设计端口的封装管脚位置和 I/O 标准。如果其中部分约束缺失，那么 place_design 和 route_design 会发出严重警告。但这些 DRC 在 write_bitstream 中则显示为“ERROR”。工具将不会对不含这些约束的器件进行编程。

在流程初期降低严重性可便于您在判定最终管脚分配 (pinout) 前运行设计并完成实现迭代。您必须运行比特流生成以实现完整的 DRC 验收。

下图显示了 Report DRC 的 Vivado IDE 图形用户界面。

单击任一 DRC 可打开属性并显示详细消息。请查看“Properties”（属性）窗口以查看详细信息。大部分消息都包含对应于 DRC 中应用的信号线、单元和端口的超链接。

DRC 报告为静态报告。您必须重新运行 Report DRC 才能使其反映设计变更。工具判定完成某些设计操作（例如，删除对象和移动对象）后，链接已过时，并使这些链接失效。

从超链接中选择对象会选中该对象，但不会刷新“Properties”窗口。要显示该对象的属性，请将其取消选中，然后重新选中。

要在 Tcl 中创建 DRC 报告，请运行 report_drc 命令。

要将结果写入文件，请运行 report_drc -file myDRCs.txt 命令。