脉冲宽度检查 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

脉冲宽度检查属于针对信号波形的规则检查,在波形传输穿越器件并到达硬件原语时执行。这些检查通常对应于原语内部电路所规定的功能限制。例如,DSP 时钟管脚上的最小周期检查可确保驱动 DSP 实例的时钟的运行频率不高于内部 DSP 可承受的频率。

脉冲宽度检查不影响综合或实现。其分析必须在生成比特流之前执行一次,就像 Vivado Design Suite 所提供的所有其他设计规则检查一样。

发生脉冲宽度违例时,原因可能是时钟定义错误(脉冲宽度和周期检查),或者因时钟拓扑错误而导致偏差过大(max_skew 检查)。您必须查看目标器件的 AMD FPGA 数据手册,以了解发生违例的原语的正确操作范围。对于偏差违例,您必须简化时钟树或者将时钟资源布局到更靠近发生违例的管脚的位置。