您可从 Tcl 控制台或 Vivado IDE 运行“Report Design Analysis”（设计分析报告）。“Report Design Analysis”可生成的报告分 3 种类别：
- “Timing”（时序）
- 用于报告时序路径的时序和物理特性。
- “Complexity”（复杂性）
- 用于分析设计的布线复杂性和 LUT 分布情况。
- “Congestion”（拥塞）
- 用于分析设计的布线拥塞。
要在 Vivado IDE 中运行“Report Design Analysis”，请选择（报告 > 设计分析报告）。
等效的 Tcl 命令：report_design_analysis -name design_analysis_1
注释： 某些“Report Design Analysis”选项仅限通过运行
report_design_analysis Tcl 命令才能使用。您可使用 -name 选项在 GUI 中查看此 Tcl 命令的结果。在 Vivado IDE 中，Report Design Analysis对话框（如下图所示）中包含：
- “Results Name”（结果名称）字段
- “Options”（选项）选项卡
- “Advanced”（高级）选项卡
- “Timer Settings”（定时器设置）选项卡
图 1. “Report Design Analysis”对话框
