注释： 在 Versal 架构上不支持 Debug Bridge IP。
Debug Bridge IP 核属于可提供多个选项的控制器，用于与设计中的调试核进行通信。
Debug Bridge 的主要用例是使用赛灵思虚拟线缆 (XVC) 通过以太网或其他接口远程调试设计，而无需使用 JTAG 线缆。
另一种常见用例是用于调试 Dynamic Function eXchange 和 Tandem PCIe with Field Updates（含现场更新的串联 PCIe）设计。如需了解有关 Tandem PCIe with Field Updates 流程和 Debug Bridge 的更多信息，请参阅 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213)。
在 JTAG 并非首选通信和调试机制的系统中，也可将 Debug Bridge 与 PCIe® 核搭配使用。如需了解有关将 PCIe 核与 Debug Bridge 搭配使用的 XVC 流程的更多信息，请参阅 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213)。
如需获取有关 Debug Bridge IP 核的详细文档，请参阅 Debug Bridge LogiCORE IP 产品指南(PG245)。