HDL 例化探测流程涉及在 HDL 设计源代码中直接手动自定义、例化和连接各种调试核组件。下表中显示了 Vivado 工具中此流程所支持的新调试核。
| 调试核 | 版本 | 描述 | 运行时分析器工具 |
|---|---|---|---|
| ILA (Integrated Logic Analyzer) | v6.2 | 此调试核用于触发硬件事件并以系统级速度捕获数据。 | Vivado Logic Analyzer |
| VIO (Virtual Input/Output) | v3.0 | 此调试核用于按 JTAG 链扫描速率监控或控制设计中的信号。 | Vivado Logic Analyzer |
| JTAG-to-AXI Master | v1.2 | 此调试核用于生成 AXI 传输事务，这些传输事务用于与硬件内运行的系统中的各种 AXI4 和 AXI4-Lite 从核进行交互。 | Vivado Logic Analyzer |
新的 ILA 核相比于传统 ILA v1.x 核具有以下 2 大优势：
- 可搭配集成的 Vivado Logic Analyzer 功能一起使用（请参阅“在硬件中调试逻辑设计”）。
- 无需 ICON 核实例或连接。