重要： In-System IBERT 核仅可用于 UltraScale 和 UltraScale+ 器件系列，在 Versal 器件系列上不受支持，因为 In-System IBERT 功能已集成到 Versal IBERT 中。
In-System IBERT IP 允许您使用 Vivado Serial IO Analyzer 工具对 UltraScale 和 UltraScale+ 收发器执行 2D 眼图扫描。当收发器与系统其余部分进行交互时，此 IP 会使用来自设计的数据来实时绘制收发器眼图。此 IP 可与设计中的用户逻辑或基于 AMD 收发器的 IP（例如，GT Wizard 或 Aurora）集成。
系统内串行 I/O 调试流程包含 3 个不同阶段：
- In-System IBERT 核生成阶段：自定义并生成适合满足您的硬件高速串行 I/O 要求的 In-System IBERT 核。
- 集成阶段：例化 IP，并将其集成到设计中。
- 串行 I/O 分析阶段：与设计中包含的 In-System IBERT IP 交互，对高速串行 I/O 链路中的问题进行调试和验证。
在本章剩余部分中涵盖了有关 In-System IBERT 核生成阶段和集成阶段的详细信息。如需获取有关串行 I/O 分析阶段的详细信息，请参阅“在硬件中调试串行 I/O 设计”。