AMD Versal™ 自适应 SoC 无需再生成 IBERT IP，因为使用 IBERT 所需的必要逻辑现已集成到 GTY 收发器架构内。使用 GTY 收发器的任何设计均可用于串行 I/O 硬件调试。Versal 串行 I/O 硬件调试流程具有 2 个不同阶段：
- 设计创建。自定义并生成设计，此设计通常是使用 Versal 自适应 SoC Transceivers Wizard 或 AMD Vivado™ 中的 Versal IBERT 可配置设计示例来进行自定义和生成的，并且它会使用器件的 GTY 收发器。
- 串行 I/O 分析功能。使用 Vivado 硬件管理器与设计中的 GTY 收发器进行交互，以对高速串行 I/O 链路中的问题进行调试和验证。
注释：
Versal IBERT 可使用来自设计的内部模式生成器（例如，PRBS）和用户数据。因此，Versal 器件不支持 In-System IBERT 核。为了获得与 In-System IBERT 相似的功能，请将模式更改为用户数据。
注释：
Versal IBERT 当前不支持速率变更。此外，建议不要在位于 Vivado Serial I/O Analyzer 外部的 Transceivers Wizard 上驱动诸如
PIN_EN 管脚等信号，因为这可能导致不可预测的结果。之所以会产生不可预测的结果，是因为使用 IBERT 后，它会控制收发器并且可以修改收发器设置。如需了解更多信息，请参阅 Versal Adaptive SoC Transceivers Wizard LogiCORE IP 产品指南(PG331)。