串行 I/O 硬件调试流程 - 2023.2 简体中文

Vivado Design Suite 用户指南: 编程和调试 (UG908)

Document ID
UG908
Release Date
2023-10-19
Version
2023.2 简体中文
注释: 如需了解 AMD Versal™ 串行 I/O 硬件调试流程,请参阅 Versal 串行 I/O 硬件调试流程

AMD Vivado™ IDE 提供了一条生成设计的捷径,以帮助您对使用 AMD 高速千兆位收发器 (GT) 技术的系统进行调试和验证。系统内串行 I/O 调试流程包含 3 个不同阶段:

  1. IBERT 核生成阶段:自定义并生成适合满足您的硬件高速串行 I/O 要求的 IBERT 核。
  2. IBERT 设计示例生成和实现阶段:为上一步生成的 IBERT 核生成设计示例。
  3. 串行 I/O 分析阶段:与设计中包含的 IBERT IP 交互,对高速串行 I/O 链路中的问题进行调试和验证。

本章其余部分演示了如何完成前 2 个阶段。“在硬件中调试串行 I/O 设计”中涵盖了第三阶段的相关内容。