使用“Set Up Debug”Wizard 来插入调试核 - 2023.2 简体中文

标记要调试的信号线 (net) 后，下一步是将其分配到调试核。Vivado Design Suite 提供了易于使用的“Set up Debug”Wizard（设置调试向导），以帮助逐步指导您完成自动创建调试核并将调试信号线分配到这些核的输入的整个进程。

要使用“Set up Debug”Wizard 来插入调试核，请执行以下操作：

1. （可选）使用未分配的信号线列表来选择一组信号线以供调试，或者直接选择要调试的信号线。
2. 从 Vivado Design Suite 主菜单中依次选择Tools > Set up Debug（工具 > 设置调试），或者单击 Flow Navigator 中“Synthesized Design”（已综合的设计）部分下的Set up Debug（设置调试）。
3. 单击Next（下一步）以转至“Specify Nets to Debug”（指定要调试的信号线）面板（请参阅下图）。
4. （可选）单击Find Nets to Add（查找要添加的信号线）以在表中添加更多信号线，或者移除现有信号线。您还可右键单击调试信号线并选择Remove Nets（移除信号线）以从表中移除信号线。
   重要： 您还可在“Netlist”（网表）或其他窗口中选中信号线，然后将其拖到“Nets to Debug”（要调试的信号线）列表中。
5. 右键单击调试信号线，并选中Select Clock Domain（选择时钟域）以更改将用于对信号线上的值进行采样的时钟域。
   注释： “Set up Debug”Wizard 会尝试搜索路径中的同步元件，以便为调试信号线自动选择相应的时钟域。“Select Clock Domain”（选择时钟域）对话框可用于按需修改此选择，但请注意，表中的每个时钟域都会生成 1 个独立的 ILA 核实例。
   提示： 请参阅 适用于 FPGA 和 SoC 的 UltraFast 设计方法指南(UG949) 中的 ILA 核与时序注意事项，以获取有助于最大限度降低 ILA 核的时序影响的技巧。
6. 对所选调试信号线满意后，请单击Next（下一步）。
   注释： “Set up Debug”Wizard 会为每个时钟域插入 1 个 ILA 核。为调试所选的信号线将自动分配到所插入的 ILA 核的探测端口。最后一个 Wizard 屏幕会显示核创建汇总信息，其中包括找到的时钟数以及要创建和/或移除的 ILA 核数。
7. 如果要启用高级触发器模式或基本捕获模式，请使用对应的复选框。单击Next，移至最后一个面板。
   注释： 如需了解有关在 Vivado 硬件管理器中使用的高级触发器模式和基本捕获模式功能的更多详细信息，请参阅“在硬件中调试逻辑设计”。
8. 如果您对结果感到满意，请单击Finish以将 ILA 核插入已综合的设计网表并在其中连接这些 ILA 核。
   
   
9. 配置 ILA 核常规选项，例如，ILA 数据深度 (C_DATA_DEPTH)、输入管道阶段数 (C_INPUT_PIPE_STAGES)、启用捕获控制功能 (C_EN_STRG_QUAL) 以及启用高级触发器功能 (C_ADV_TRIGGER)。请参阅“在调试核上修改属性”以获取有关这些选项的描述。
   
   
10. 现在，调试信号线已分配到 ILA 调试核，如下图所示。