生成调试核后,在 HDL 源代码中将其例化,然后将其连接到要探测的信号以便对其进行调试。以下是 Verilog HDL 源文件中的 ILA 实例的示例:
u_ila_0
(
.clk(clk),
.probe0(counterA),
.probe1(counterB),
.probe2(counterC),
.probe3(counterD),
.probe4(A_or_B),
.probe5(B_or_C),
.probe6(C_or_D),
.probe7(D_or_A)
);
注释: 不同于旧的 VIO 和 ILA v1.x 核,新的 ILA 核实例无需连接至 ICON 核实例。而改为将 Debug Hub 核 (
dbg_hub
) 自动插入已综合的设计网表,以便在新的 ILA 核与 JTAG 扫描链之间提供连接。