设计中存在的 IBERT 核会显示在“Hardware”（硬件）窗口中的目标器件下。如果未显示此核，请右键单击器件并选中Refresh Hardware（刷新硬件）命令。这样将重新扫描 FPGA 并刷新“Hardware”窗口。
注释： 如果编程和/或刷新 FPGA 器件后仍未显示 IBERT 核，请检查并确保已使用正确的 BIT 文件完成了器件编程。此外，请检查并确保已实现的设计包含 IBERT v3.0 核。
Vivado Serial I/O Analyzer 功能是围绕链路概念构建的。链路是开发板上通道的模拟链路，具有发射器和接收器。发射器和接收器可以采用相同或不同 GT、位于相同或不同器件上或者采用相同或不同架构。由于链路必须同时与发射器和接收器关联，因此不支持将外部模式生成器连接到单一 GT 接收器。要创建 1 条或多条链路，请转至 Vivado 中的Links（链路）选项卡，并单击Create Links（创建链路）按钮或者右键单击并选中Create Links。这将显示“Create Links”对话框，如下图所示。
检测到 IBERT 核时，硬件管理器会发现不存在任何链路，并在顶部显示绿色条幅。请单击Create Links以打开对话框，如下图所示。
图 1. “Create Links”对话框
从可用列表中选择 TX 和/或 RX。或者在搜索字段中输入字符串以缩小列表范围。然后单击+（添加）按钮，以将链路添加到列表中。针对所有目标链路重复此过程。
重要： 任一给定 TX 或 RX 端点只能属于单一链路。
链路还可包含在链路组中。默认情况下，所有新链路都分组在一起。您可通过取消选中Create link group（创建链路组）来避免将链路添加到同一组中。链路组名称可在“Link group description”（链路组描述）字段中指定。