多个调试树 - 2023.2 简体中文

Vivado Design Suite 用户指南: 编程和调试 (UG908)

Document ID
UG908
Release Date
2023-10-19
Version
2023.2 简体中文

Debug Bridge IP 支持在单一设计内设置并配置多个独立的调试树。如需在应用内使特定调试逻辑仅对部分用户(例如,系统管理员)可见,而对其他用户隐藏,则可使用多个独立的调试树。此功能支持在独立设计和 Dynamic Function eXchange 设计内设置独立调试树。其中每个独立调试树均可连接到任意受支持的调试核(例如,ILA 和 VIO)

要启用此功能,您需要在相应模式下为要启用的每个调试树例化 1 个 Debug Bridge IP,可用模式为“From AXI to BSCAN”(从 AXI 到 BSCAN)模式或“From PCIe to BSCAN”(从 PCIe 到 BSCAN)模式。例如,在数据中心设计内,有多种类型的用户访问 DUT,您可在客户可见的地址映射内例化 1 个“From AXI to BSCAN”Debug Bridge IP,而在管理员可见的地址映射内例化另一个“From AXI to BSCAN”Debug Bridge IP。

当管理员和/或客户准备好调试设计后,根据其与调试核的通信方式(例如,PCIe 或 JTAG 管脚),管理员和/或客户只需使用 Vivado 硬件管理器按正确的器件偏移连接到 Debug Bridge。如需获取有关在此模式下将 XVC 流程与 PCIe 核以及 Debug Bridge 搭配使用的更多信息,以及获取设计示例,请参阅 UltraScale+ Integrated Block for PCI Express LogiCORE IP 产品指南(PG213)

下表列出了不同的 Debug Bridge 模式以及这些模式下可用的功能:

表 1. Debug Bridge 模式
Debug Bridge 模式 XVC 支持 支持在可重配置分区内使用 JTAG 回退支持 MDM 支持
From AXI to BSCAN 支持 支持 1 支持 2 支持 3
From JTAG to BSCAN 支持 支持 1 支持 2 支持 3
From PCIe to BSCAN 支持 支持 1 支持 2 支持 3
From PCIe to JTAG 支持 支持 1 不适用 不适用
From BSCAN to DebugHub 不支持 支持 1 不适用 支持 3
BSCAN Primitive 不支持 不支持 不适用 支持 3
From AXI to JTAG 支持 支持 不适用 不适用
  1. “BSCAN Master Count”(BSCAN 主接口计数)可大于 0,并且只能连接到相同 RP 内的其他 Debug Bridge 实例或 MicroBlaze/MDM 核。
  2. 仅当 Debug Bridge 位于静态分区内时才能使用内部 BSCAN 模式,当 Debug Bridge 位于静态分区或 RP 内时,则可使用外部 BSCAN 模式。
  3. “BSCAN Master Count”(BSCAN 主接口计数)可大于 0,并且只能连接到相同 RP 内的其他 Debug Bridge 实例或 MicroBlaze/MDM 核。

下图显示了 XVC Debug Bridge 位于 RP 内的设计。

图 1. Dynamic Function eXchange 设计,其中 XVC Debug Bridge 位于 RP 内

此 RP 设计含 2 个可重配置分区:计数器 RP 和移位器 RP。此图显示了在静态分区和 RP 区域内使用的不同 Debug Bridge 模式。

此设计的静态分区包含 2 个 Debug Bridge IP。第一个 Debug Bridge IP 处于 BSCAN 原语模式下,并配置为包含 3 个 BSCAN 主接口。其中 2 个 BSCAN 主接口连接到计数器 RP 和移位器 RP 分区内的 Debug Bridge 实例,并提供并行路径用于调试。第三个 BSCAN 主接口则连接到“从 BSCAN 到 Debug Hub”模式下配置的静态分区内的另一个 Debug Bridge 实例。“从 BSCAN 到 Debug Hub”模式下配置的 Debug Bridge 可与设计中的各 Debug IP(ILA、VIO、JTAG-to-AXI 等)进行通信,在此例中它与 ILA IP 进行通信。

在此系统中,计数器 RP 分区包含的 Debug Bridge 是采用“从 AXI 到 BSCAN”模式来例化的。您可在 XVC 模式下使用此 Debug Bridge,此 Debug Bridge 可通过 AXI4‑Lite 接口来接收 XVC 命令。此 Debug Bridge 还可通过 Soft-BSCAN(边界扫描)接口与设计中的其他调试 Debug Bridge 实例进行进一步通信。由于此 Debug Bridge 配置为包含 2 个 BSCAN 主接口,因此它与“从 BSCAN 到 Debug Hub”模式下配置的 MDM 和 Debug Bridge 实例进行通信。“从 BSCAN 到 Debug Hub”模式下配置的 Debug Bridge 可与设计中的各 Debug IP(ILA、VIO、JTAG-to-AXI 等)进行通信,在此例中它与 ILA IP 进行通信。

另一方面,移位器 RP 分区仅包含 1 个“从 BSCAN 到 Debug Hub”模式下配置的 Debug Bridge 实例,它可与设计中的各 Debug IP(ILA、VIO、JTAG-to-AXI 等)进行通信,此处它与 ILA IP 进行通信。

如需了解更多信息,请参阅 Debug Bridge LogiCORE IP 产品指南(PG245)

下图显示了部分 Debug Bridge 模式。