添加 Control, Interfaces, and Processing System (CIPS) - 2023.2 简体中文

Vivado Design Suite 用户指南: 编程和调试 (UG908)

Document ID
UG908
Release Date
2023-10-19
Version
2023.2 简体中文
  1. 如果设计不含块设计,请单击 Flow Navigator 的“IP integrator”类别下的Create Block Design(创建块设计)以创建块设计。
  2. 单击+以将新的 IP 添加到 IP integrator 画布上,并输入 cips 以搜索 CIPS IP(如下图所示)。找到后,请双击以将其添加到 IP integrator 画布中。

  3. 添加后,将在工具栏顶部附近显示一个绿条,以指示设计辅助功能可供使用。除非需要配置其他选项,否则无需运行块自动化设置。

  4. 单击相应的按钮以确认块设计,然后单击相应的按钮以保存块设计。
  5. 返回至“Project Manager”(工程管理器)、右键单击新创建的块设计并单击Create HDL Wrapper(创建 HDL 封装文件),为块设计生成 HDL 封装文件。
  6. 创建后,请确保此块设计已例化为设计的一部分。
  7. 使用“Netlist Insertion Debug Probing Flow”(网表插入调试探测流程)、“HDL Instantiation Debug Probing Flow”(HDL 例化调试探测流程)或“IP integrator Debug Flow”(IP integrator 调试流程)继续执行操作。如果设计包含任何调试核,那么在执行 opt_design 期间会将 AXI4 Debug Hub 自动添加到网表中,并且会自动连接调试核。
    注释: 默认情况下,除非添加了需要 I/O 的额外 IP,否则此块设计将不含任何输入或输出端口。
注释: 对于大部分应用,无需手动将例化的调试核连接到 AXI4 Debug Hub。执行 opt_design 期间,会将 AXI4 Debug Hub 和 NoC 的实例插入网表,并且会在调试核、Debug Hub 与 CIPS 核之间自动建立连接。
注释: 如需获取有关使用 CIPS 核执行设计创建、仿真和调试的更多信息,请参阅 Control, Interface and Processing System LogiCORE IP 产品指南(PG352)