您可使用千兆位收发器输出管脚（例如，已恢复的时钟）作为基准时钟根，如下图所示。
图 1. 原语管脚上的 create_clock
约束示例：
create_clock -name txclk -period 6.667 [get_pins gt0/TXOUTCLK]建议： 对于面向 7 系列器件的设计，AMD 还建议定义 GT 输入时钟，因为 Vivado 工具会计算 GT 输出管脚上期望的时钟，并将这些时钟与用户创建的时钟进行比较。如果时钟不同或者到 GT 的输入时钟丢失，工具会发出方法论检查警告。
注释： 对于面向 AMD UltraScale™
和 AMD UltraScale+™
器件的设计，AMD 不建议在 GT 的输出上定义基准时钟，因为在定义 REFCLK 输入时钟时，将自动衍生 GT 时钟。