AMBA AXI - 2022.1 Chinese

UltraFast 设计方法指南(适用于赛灵思 FPGA 和 SoC)(UG949)

Document ID
UG949
Release Date
2022-06-08
Version
2022.1 Chinese

赛灵思已对符合开放式 AMBA® 4 AXI4 互连协议的 IP 接口进行了标准化。这种标准化能够简化赛灵思和第三方提供商的 IP 的集成工作并最大程度提升系统性能。赛灵思已与 Arm® 协作定义 AXI4AXI4-LiteAXI4-Stream 规格,以便将这些规格高效映射到其器件架构中。

AXI4 专为高性能、高时钟频率系统设计制定,适用于高速互连。AXI4-LiteAXI4 的精简版,主要用于访问控制寄存器和状态寄存器。

AXI4-Stream 用于从主接口到从接口的单向数据串流传输。典型应用包括 DSP、视频和通信。