“Device”窗口中“Interconnect Congestion Level” - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

“Interconnect Congestion Level”(互连拥塞等级)指标突出显示了布线资源过度使用的最大连续区域。该指标默认显示估算值,与初始布线后的拥塞等级相似。如果存在布线,也可显示实际布线情况。布局或布线后,可在Device(器件)窗口中右键单击并选择Metric > Interconnect Congestion Level(指标 > 互连拥塞等级)来显示此拥塞指标。

“Interconnect Congestion Level”指标可提供器件中任意拥塞热点的直观概述。下图显示了含多个拥塞区域的布局设计。该指标基于当前互连需求和可用性,阈值为 0.9(即,布线使用率为 90%)。范围为 0.1 至 0.9。

您可以根据以下条件直观显示拥塞:

  • 方向 (Direction):北 (North)、南 (South)、东 (East)、西 (West)、垂直 (Vertical)、水平 (Horizontal)
  • 类型 (Type):短 (Short)、长 (Long)、全局 (Global)
  • 方式 (Style):估算 (Estimated)、布线 (Routed)、混合 (Mixed)
图 1. Device窗口中的“Interconnect Congestion Level”示例

根据估算值而非实际布线来使用“Routing Congestion per CLB”(按 CLB 显示布线拥塞)。布局或布线之后,可在Device窗口中右键单击并选择Metric > Vertical and Horizontal Routing Congestion per CLB(指标 > 按 CLB 显示垂直和水平布线拥塞)。这样即可提供器件中任意拥塞热点的直观概述。下图显示了因高使用率和网表复杂性而导致包含多个拥塞区域的布局设计。

注释: 此方法仅适用于 7 系列UltraScale 器件。
图 2. Device窗口中的“按 CLB 显示拥塞”示例