采用 HBM 和 PCIE4C 进行设计时，为实现最优化时序 QoR 并最大限度减少布线拥塞，AMD 建议使用距离 SLR0 中的 32 HBM AXI 接口最远的 PCIE4C 站点 (site)。如下图所示，这些站点 (site) 包括 PCIE4CE4_X0Y1 和 PCIE4CE4_X1Y1（以绿色箭头指示）。
图 1.
Virtex UltraScale+
HBM vu37p 器件的 SLR0 中建议的 PCIE4C 站点 (site)
