为位于特定 SLR 中的组件规划管脚分配时,请将这些管脚布局到相同 SLR 中。例如,使用器件 DNA 信息作为外部接口的一部分时,请将该接口的管脚布局到 DNA_PORT 所在的主 SLR 中。其他注意事项如下:
- 将特定接口的所有管脚都组合到同一个 SLR 中。
- 对于驱动多个 SLR 中的组件的信号,请将这些信号布局到中间 SLR 中。
- 在各 SLR 之间平衡布局支持时钟功能的 I/O (CCIO) 或时钟管理模块 (CMT) 组件。
- 减少 SLR 交汇。
为位于特定 SLR 中的组件规划管脚分配时,请将这些管脚布局到相同 SLR 中。例如,使用器件 DNA 信息作为外部接口的一部分时,请将该接口的管脚布局到 DNA_PORT 所在的主 SLR 中。其他注意事项如下: