估算整个流程的功耗 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

随着设计流程进入综合与实现阶段,必须定期监控和检查功耗以确保热耗散保持在预算范围内、开发板电压调节器保持在当前工作限制范围内且设计保持在任何系统功耗限制范围内。一旦功耗与预算值过于接近,就可及时采取补救措施。

使用下列 XDC 约束指定功耗预算,以报告功耗裕度:

set_operating_conditions -design_power_budget <value in watts>

该值供 report_power 命令使用。计算所得片上功耗与功耗预算之差即为功耗裕度,超出功耗预算时,该值在 Vivado IDE 中将以红色显示。这样更便于监控整个流程中的功耗状况。

提示: 对于 UltraScale+ 器件,您可以从包含环境设置的 Xilinx Power Estimator (XPE) 电子数据表工具(从 china.xilinx.com/power 下载)中导出 XDC 文件,包括可用作功耗预算约束的 XPE 估算。您可以使用 XPE 或 XDC 覆盖功耗预算。添加用于功耗裕度报告的 XDC 约束。

功耗估算的精确性因估算时的设计阶段而异。要通过实现来估算综合后功耗,请运行 report_power 命令,或者在 Vivado IDE 中打开“Power Report”。

综合后
网表已映射到目标器件中可用的实际资源。
布局后
网表组件已布局在实际器件资源中。借助这些封装信息,即可掌握最终逻辑资源计数和配置。这些精确数据可导出至 XPE 电子数据表中。 这样便可以:
  • 在 XPE 中执行假设分析。
  • 为精确填充电子数据表奠定基础,以便将来在具有相同特性的设计中使用。
布线后
在布线完成后,将定义所用布线资源的所有相关细节和设计中每个路径的精确时序信息。

除了对最佳和最差逻辑和布线延迟下实现的电路功能进行核实之外,仿真器还可报告内部节点的精确活动(包括毛刺)。在实际测量原型开发板上的功耗之前,此级别的功耗分析可以提供最为精确的功耗估算。