使用 In-System IBERT - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

In-System IBERT 核通过 UltraScaleUltraScale+ 器件中收发器 RX 数据上的眼图扫描图来提供 RX 裕度分析。该核支持对 GTH/GTY 收发器进行配置和调整,并且可通过与收发器的动态重配置端口 (DRP) 进行通信的逻辑来访问。该核可用于更改属性设置以及可控制 rxraterxlpmentxdiffctrltxpostcursortxprecursor 端口上的值。

当在器件上对设计进行编程时,硬件管理器 (Hardware Manager) 中的 Vivado Serial I/O Analyzer 可通过 JTAG 与核进行通信。每个设计都只需 1 个 In-System IBERT 实例。In-System IBERT 适用于设计中使用的所有 GT。但是,必须根据不同的 GT 类型(例如,GTH、GTY)生成单独的 In-System IBERT 核。

创建具有内部系统时钟的 In-System IBERT 设计可阻止执行扫描。在创建眼图扫描时,状态从In Progress改为Incomplete。当将内部系统时钟 (MGTREFCLK) 连接到 In-System IBERT IP 的clk/drpclk_i 输入端口时,眼图扫描是不完整的。

注释: 如果需要,可考虑采用不会表现出这种行为的外部时钟。或者,单击 Vivado Serial I/O Analyzer 中的任意可用链路。转到Properties(属性)窗口,在 LOGIC 字段下找到 MB_RESET 寄存器。将其设为 1,然后切换回 0,最后重新运行眼图扫描或扫描。

如需了解有关此核的更多信息,请参阅 In-System IBERT LogiCORE IP 产品指南(PG246)