使用布线后 ECO 将信号线连接到空闲的外部管脚 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

在某些情况下,您可能需要将信号线引出至空闲的器件管脚,以便使用外部测试设备来进行调试。如果您正在调试的问题需要对设计 QoR 进行少量更改,或者需要执行测量且别无他法,则可使用此方法。您可使用“Engineering Change Order (ECO)”(工程变更单 (ECO))流程来执行此操作,前提是器件具有未使用的 I/O,可用于此目的。如需了解有关使用 ECO 流程来修改已布线设计的更多信息,请访问此链接以参阅 Vivado Design Suite 用户指南:实现(UG904) 中的相关内容。