使用时序报告来判定功耗最优化的影响 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

功耗最优化的作用是最大限度降低对时序的影响,同时最大限度节省功耗。但在特定情况下,如果功耗最优化后时序发生劣化,那么可以采用多种方法来抵消此影响。

请使用 set_power_opt XDC 命令尽可能仅对非时序关键型时钟域或模块识别并应用功耗最优化。如果最关键的时钟域恰好涵盖设计的绝大部分或者耗用的功耗最多,请复查关键路径,查看其中是否有任何单元包含 IS_CLOCK_GATED 属性,且属性值为 TRUE,该属性值表示相关路径为功耗最优化所导致的结果。如需以在后续实现中提升功耗为代价来改进时序,请使用 set_power_opt XDC 约束来对关键路径中已完成功耗最优化的单元禁用功耗最优化。然后,使用 set_power_opt XDC 约束或 Tcl 命令重新运行实现。

以下 Tcl 示例演示了如何对前 100 条失败路径中的单元禁用功耗最优化:

set pwr_critical_cells [get_cells -of [get_timing_paths -slack_lesser_than 0 -max_paths 100] -filter {IS_CLOCK_GATED}]
set_power_opt -exclude_cells $pwr_critical_cells