使用水平时钟区域缓冲器进行时钟门控 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

水平时钟区域缓冲器 (BUFHCE) 可与 BUFG 搭配使用来执行中精度的时钟门控功能。对于时钟域中所含负载范围从数百到数千的各部分,如果要间歇性停止时钟设置,那么可以使用 BUFHCE 作为有效的时钟设置资源。每个 BUFG 均可驱动相同或不同时钟区域内的多个 BUFHCE,从而使您能够单独控制多个低时钟偏差域中的时钟设置。

图 1. 水平时钟区域缓冲器

单独使用时,连接到 BUFH 的所有负载都必须驻留在相同时钟区域内。这样即可有效满足超高速、更高精度(负载更少)的时钟设置需求。BUFHCE 可用于在特定时钟区域内实现中等精度的时钟门控。您必须确保由 BUFH 驱动的资源不超过该时钟区域内的可用资源,并确保不存在任何其他冲突。

BUFH 与 BUFG、其他 BUFH 或任何其他资源所驱动的时钟域之间可能存在不同的相位关系。唯一例外是通过驱动 2 个 BUFH 来控制水平相邻的区域。在此情况下,由相同时钟源驱动 2 个 BUFH 时左右时钟区域之间的偏差应具有受严格控制的相位关系,在此关系中数据可安全跨越这 2 个 BUFH 时钟域。BUFH 可用于访问时钟输入或 GT 对面区域内的 MMCM 或 PLL。但必须谨慎使用此方法,以确保 MMCM 或 PLL 可用。