关键路径上的高扇出 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文
高扇出信号线在设计进程早期阶段更便于处理。目标时钟频率要求和路径的结构往往会导致扇出过高。您可以使用以下技巧来解决高扇出信号线的问题。