为了判定物理综合对于设计是否有益，布局后请对时序进行评估。分析不满足要求的路径以确认扇出情况。高扇出的关键路径可受益于扇出最优化。此外，执行 route_design 后，如果涉及多个块 RAM 的大型 RAM 块的高扇出数据、地址和控制信号线未能满足时序要求，则同样可能受益于“Forced Net Replication”（强制信号线复制）。如需了解有关物理综合的更多信息，请访问此链接以参阅 Vivado Design Suite 用户指南：实现(UG904) 中的相应内容。