千兆位收发器 (GT) 具有特定的管脚分配 (pinout) 要求，您必须考量如下注意事项：
- 共享参考时钟
- 在四通道中共享 PLL
- PCIe 等硬核块的布局及其与收发器的距离
- 在 SSI 技术器件中发生的 SLR 边界交汇
AMD 建议您使用“GT Wizard”（GT 向导）来生成核。或者，您也可以使用 AMD IP 核来获取协议。如需了解管脚分配建议，请参阅相关产品指南。
为实现时钟资源平衡，Vivado 布局器会尝试对由 GT 输出时钟（TXOUTCLK 或 RXOUTCLK）进行时钟设置的负载进行约束，使这些负载位于为时钟供电的 GT 旁。对于 SSI 技术器件，如果 GT 位于与另一个 SLR 相邻的时钟区域内，进出 SLL 所需的信号将不得不与 GT 输出时钟负载争用所需的布线资源。因此，位于 SLR 交汇附近的时钟区域内的 GT 可能会减少往来这些时钟区域内可用 SLL 交汇的可用布线连接。