含高速时钟的 ILA 核设计 - 2023.2 简体中文

对于高速时钟设计，请注意如下事项：

• 限制调试的信号数量和宽度。
• 将输入探针通过流水线输送到 ILA (C_INPUT_PIPE_STAGES)，可增加流水线阶段的层级。