在 Vivado IP integrator 中对设计进行调试 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

Vivado IP integrator 提供了另一种方法用于对设计进行设置以供调试。您可使用以下流程之一来向自己的 IP integrator 设计添加调试核。所选流程取决于您的偏好以及您要调试的信号线和信号类型。

  • 在块设计中使用 System ILA 核来对接口和/或信号线进行调试

    使用该流程执行如下操作:

    • 使用 MicroBlaze™ 器件、AMD Zynq™ 7000 SoCZynq UltraScale+ MPSoC 的交叉触发功能执行软硬件协同验证。
    • 验证接口级连接功能。
  • 网表插入流程

    在综合后设计阶段使用该流程来分析 I/O 端口和内部信号线。

注释: 您还可组合使用这 2 个流程来对设计进行调试。

如需了解有关在 IP integrator 设计中使用 System ILA 的更多信息,请参阅 Vivado Design Suite 用户指南:采用 IP integrator 设计 IP 子系统(UG994)