复位 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

复位是需要在设计中考虑并加以限制的较为常见且重要的控制信号之一。复位会对设计的最高时钟频率、面积和功耗产生显著影响。

经推断的同步代码可能产生如下资源:

  • LUT
  • 寄存器
  • SRL
  • 块存储器或 LUT 存储器
  • DSP48 寄存器

复位的选择和使用会影响这些组件的选择,导致针对给定设计选择的资源欠佳。任何阵列上复位布局错误都可能导致截然不同的结果,比如推断 1 个块 RAM 或推断数千个寄存器。

多路复用器的输入输出中所描述的异步复位可能导致将寄存器放置到 slice 中而不是放置到 DSP 块中。在此类情况下,将使用额外逻辑资源,从而对功耗和设计性能产生负面影响。