为了充分利用现有 DSP 原语功能，以下示例显示了含同步复位的乘法器。
图 1. 含流水线寄存器的倍频器（同步复位）
在此电路中，DSP48 原语的推断方式为，将所有流水线寄存器都封装在 DSP 原语（AREG/BREG=1，MREG=1 和 PREG=1）内。
下图显示了使用同步复位的乘法器流水线寄存器的编码示例。
图 2. 同步复位编码示例
此编码示例具有以下示例：
- 最优资源使用率
- 更好的性能和更低的功耗
- 端点数量较少