复位编码示例:含异步复位的乘法器 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

以下示例说明了使用具有同步复位的寄存器作为面向专用 DSP 资源的逻辑的重要性。下图展示了使用具有异步复位的流水线寄存器并基于 DSP48 的 16x16 位乘法器。综合必须使用常规互连结构寄存器(针对输入阶段),以及 1 个外部寄存器和 32 个 LUT2(红色标记)来对 DSP 输出上的异步复位进行仿真(DSP48 P 寄存器已启用,但未连接到复位)。这需要额外耗用 65 个寄存器和 32 个 LUT,并且 DSP48 生成的配置为:AREG/BREG =0,MREG=0,PREG=1。

图 1. 含使用异步复位的流水线寄存器的乘法器

如下图所示,只需更改复位定义,使乘法器流水线寄存器使用同步复位,综合即可利用 DSP48 内部寄存器:AREG/BREG=1,MREG=1,PREG=1。

图 2. 在乘法器上将异步复位更改为同步复位

由于节省了互连结构资源并利用所有 DSP48 内部寄存器,设计性能和功耗效率达到最佳。