如何使用本指南 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

本指南为最大限度提高系统集成和设计实现的生产力提供了一套最佳实践方法。其中包含对应如下主题的高层次信息、设计指南和设计决策利弊取舍:

开发板和器件规划
其中涵盖了 AMD 建议在创建设计前完成的决策和设计任务。包括 I/O 管脚分配和时钟规划、PCB 布局注意事项、器件容量和吞吐量评估、替代器件定义、功耗估算以及调试。
使用 RTL 创建设计
涵盖有关 RTL 定义以及 IP 配置和管理的最佳实践。
设计约束
提供相关建议,用于创建适当的时序、功耗和物理约束,以及用于指定综合与实现阶段所使用的其他约束、属性及其他元件。
设计实现
涵盖适用于设计的综合与实现的可用选项和最佳实践。
设计收敛
涵盖用于在设计上达成时序收敛或降低功耗估算的各种设计分析和实现方法。还包含为设计添加调试逻辑以便对硬件进行验证的相关注意事项。

本指南包含对其他文档的参考,例如,《Vivado Design Suite 用户指南》、《Vivado Design Suite 教程》和《QuickTake 视频教程》等。本指南不能替代上述文档。AMD 仍建议您参阅这些文档以获取详细信息,包括有关工具使用方式和设计方法的描述。

此信息旨在配合 Vivado Design Suite 一起使用,但其中大部分概念信息同样适用于 ISE® Design Suite。