布线前后 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

除未完全完成布线的信号线外,实际已布线的信号线都将报告所含时序裕量。时序裕量可反映保持时间修复对于建立时间的影响以及拥塞产生的影响。

布线后不应残余任何保持时间违例,与最差建立时序裕量 (WNS) 值无关。如果设计未满足保持时间要求,则需进行进一步的分析。常见原因为拥塞过高,在此情况下布线器会放弃对时序进行最优化。此外保持时间违例严重(超过 4 ns)时也同样如此,默认情况下布线器不修复此违例。严重的保持时间违例通常是由于时钟约束不正确、时钟偏差过高或者 I/O 约束不正确所导致的,此类错误在布局后或者甚至在综合后都可能出现。

如果满足保持时间要求 (WHS > 0) 但不满足建立时间要求 (WNS < 0),请遵循 分析并解决时序违例 中所述步骤进行操作。