拥塞区域和等级定义 - 2023.2 简体中文

AMD 器件布线架构包括东西南北每个方向上各种长度的互连资源。拥塞区域即相邻互连块 (INT_XnYm) 或 CLB 块 (CLE_M_XnYm) 的最小正方形，其中特定方向的互连资源使用率接近或超过 100%。拥塞等级即对应于此正方形边长的正整数。下图显示了 AMD 器件上的拥塞区域相比于时钟区域的相对大小。