Vivado 综合无需用户干预即可为时钟结构自动指定全局缓冲器 (BUFG)，适用的时钟结构数量不超过架构中允许的最大数量（除非另行指定或者由综合工具加以控制）。如前文所述，BUFG 能够提供高可控性低偏差网络，适合满足大部分时钟需求。除非设计时钟超出目标器件中 BUFG 的数量或功能，否则无需额外操作。
但是，对时钟结构应用额外控制可能有助于改善抖动、偏差、布局、功耗、最高时钟频率等方面的特性。
Vivado 综合无需用户干预即可为时钟结构自动指定全局缓冲器 (BUFG)，适用的时钟结构数量不超过架构中允许的最大数量（除非另行指定或者由综合工具加以控制）。如前文所述，BUFG 能够提供高可控性低偏差网络，适合满足大部分时钟需求。除非设计时钟超出目标器件中 BUFG 的数量或功能，否则无需额外操作。
但是，对时钟结构应用额外控制可能有助于改善抖动、偏差、布局、功耗、最高时钟频率等方面的特性。