时钟使能 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

如果正确使用,时钟使能可显著降低设计功耗,同时对面积或最高时钟频率的影响极小。但错误使用时钟使能时,可能会导致:

  • 资源使用率增加
  • 布局密度降低
  • 功耗上升
  • 可实现的时钟频率降低

大多数情况下,低扇出时钟使能是造成控制集数量过高的主要因素。