时钟源位置的时钟时延 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

可使用含 -source 选项的 set_clock_latency 命令在时钟源处对时钟时延进行建模。该方法在两种情况下有用:

  • 用于在器件外部指定与输入和输出延迟约束无关时钟延迟传输。
  • 用于在非关联 (OOC) 编译期间,对块所使用的时钟内部传输时延进行建模。在此类编译流程中,不含完整时钟树的描述,因此块外部的最小和最大工作条件之间的差异无法自动进行计算,必须手动建模。

此约束仅限高级用户使用,因为它通常难以提供有效的时延值。