AMD 建议您在设计过程中尽早选择时钟资源,然后再选择管脚分配。您的时钟选择不仅可以决定特定管脚分配 (pinout),还可以指定该逻辑的逻辑布局,对于堆叠硅片互联 (SSI) 技术器件尤其如此。正确的时钟选择可产生卓越的效果。示例如下: 约束创建,尤其是大量使用时钟规划相关资源的大型器件。 根据设计收敛的需要手动进行时钟资源布局。 特定于器件的功能,此类功能可能需要提前规划以避免出现问题并充分利用器件功能。如需了解有关 7 系列功能的信息,请访问此链接和此链接以参阅 7 系列 FPGA 时钟资源用户指南(UG472) 中的相应内容。如需了解有关 UltraScale 器件功能特性的信息,请参阅 UltraScale 架构时钟资源用户指南(UG572) 中的“时钟资源”。 相关概念 时钟设置准则 自动流水打拍注意事项 大宽度总线的 SLR 交汇