report_drc 命令可运行设计规则检查 (DRC) 以寻找常见设计问题和错误。需要进行多重规则检查。默认规则检查如下：
- 综合后网表
- I/O、BUFG 和其他特定的布局需求
- 属性和 MGT、IODELAY、MMCM、PLL 的连线以及其他原语
建议： 设计进程中应尽早检查和纠正 DRC 违例，以避免在实现流程的后期出现时序或逻辑相关的问题。
提示： 对于可安全忽略的 DRC 违例，您可以使用豁免机制来豁免此类违例。欲知详情，请访问此
链接以参阅
Vivado Design Suite 用户指南：设计分析与收敛技巧(UG906) 中的相应内容。