检查正时序裕量 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

以下时序指标用于反映设计时序得分。为了满足时序要求,数字必须为正。

  • 建立/恢复(最大延迟分析):WNS > 0 ns 且 TNS = 0 ns
  • 保持/移除(最小延迟分析):WHS > 0 ns 且 THS = 0 ns
  • 脉冲宽度:WPWS > 0 ns 且 TPWS = 0 ns