浏览开发板原理图 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

对于连接到开发板上的另一个器件接口的一组 I/O 端口,可使用同时连接到 AMD 器件和外部器件接口的开发板时钟作为输入或输出延迟约束的参考时钟。要控制相关端口组的时序收敛,必须在外部器件数据手册中验证开发板时钟是否已通过内部变换来实现 I/O 端口的时序收敛,从而确保此设计生成的时钟与 AMD 器件内的时钟相同。