浏览设计板级原理图 - 2023.2 简体中文
适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)
Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文
对于每个端口，可将路径板级原理图展开至时序单元的第一层，然后沿这些单元的时钟管脚走线回到时钟源。对于连接到高扇出信号线的端口，这种方法不可行。