添加伪路径约束 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

可向时序路径添加伪路径例外以忽略这些路径上的时序裕量计算。通常,要证明路径无需满足时序要求亦可正常运行是极为困难的,即使使用仿真工具也是如此。AMD 通常不建议使用伪路径,除非已正确评估并判断可接受与之关联的风险。