为帮助识别拥塞，Report Design Analysis 命令支持您生成拥塞报告以显示器件的拥塞区域，以及这些区域内存在的设计模块的名称。此报告中的拥塞表会显示布局器和布线器算法发现的拥塞区域。下图显示了拥塞表示例。
图 1. 拥塞表
“Placed Maximum”（已布局的最大拥塞）、“Initial Estimated Router Congestion”（初始估算的布线器拥塞）和“Router Maximum”（布线器最大拥塞）拥塞表可提供有关东西南北四个方向上拥塞最严重的区域的信息。选中该表中的窗口时，在Device（器件）窗口中会突出显示对应的拥塞区域。
该表可显示设计流程中不同阶段的拥塞情况：
- Placed Maximum
- 基于单元位置和布线的模型显示拥塞。
- Initial Estimated Router Congestion
- 显示布线器快速迭代后的拥塞。这是用于分析拥塞的最实用的阶段，因为它可准确展示因布局导致的拥塞情况。
- Router Maximum
- 显示广泛使用布线器降低拥塞后的拥塞。
“Congestion Table”（拥塞表）中的“Congestion”（拥塞）百分比显示拥塞窗口中的布线使用率。其中列出了位于拥塞窗口中的前 3 个层级单元，可在Device窗口或Schematic（板级原理图）窗口中选中并交叉探测这些单元。此外在拥塞窗口中还可显示单元使用率。
确认拥塞区域中存在的层级单元后，即可使用本指南后文中介绍的拥塞缓解技巧来尝试减少总体设计拥塞。
如需了解有关生成和分析 Report Design Analysis 拥塞报告的更多信息，请访问此链接以参阅 Vivado Design Suite 用户指南：设计分析与收敛技巧(UG906) 中的相应内容。