选定器件、选择并配置 IP 且编写 RTL 和约束条件后，下一步即为实现。实现通过综合和布局布线来编译设计，然后生成用于对器件进行编程的文件。实现过程可能包含一些迭代循环。本章将介绍各个实现步骤，并着重强调需特别注意的事项，同时给出识别和消除具体瓶颈的要诀和技巧。
重要： 您必须定期确认综合与实现均正常完成，不含任何错误，仅含最少量的时序违例，然后才能为 AMD Vitis™
工具添加新的块或生成平台。
注释： 这些实现步骤是在 Vitis 环境流程中自动运行的。您可按本章中所述方法，使用 Vitis 命令行选项和配置文件来改善时序收敛和可实现的最高时钟频率。如需了解更多信息，请参阅
Vitis 统一软件平台文档
。