识别与管脚兼容的器件 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

初始规划期间通常难以预测任意给定设计的最终器件大小。在设计周期的整个过程中可添加或移除逻辑,这可能导致需要更改器件大小。Vivado 工具支持您识别替代器件以确保定义的 I/O 管脚配置在所有选定器件间都兼容,前提是封装保持不变。欲知详情,请访问此链接以参阅 Vivado Design Suite 用户指南:I/O 管脚分配和时钟规划(UG899) 中的相应内容。

重要: 器件必须位于同一封装中。
提示: 要降低设计移植风险,在设计进程初请谨慎规划以下事项:器件选择、管脚分配 (pinout) 选择和设计标准。移植到相同封装内的更大或更小的器件时请考虑如下要素:管脚分配、时钟和资源管理。