超级逻辑区域 (SLR) - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

“超级逻辑区域 (SLR)”是 SSI 技术器件中包含的单个器件裸片 slice。每个 SLR 都包含少量器件资源(例如,CLB、块 RAM、DSP 拼块 (tile) 和 GT),其结构与非 SSI 器件结构相似。

多个 SLR 组件采用纵向堆叠并通过中介层连接以构成 SSI 技术器件。底部 SLR 为 SLR0,后续 SLR 组件按纵向升序递增方式来命名。

例如,XC7V2000T 器件包含 4 个 SLR 组件。 底部 SLR 为 SLR0,SLR0 正上方的 SLR 为 SLR1,SLR1 正上方的 SLR 为 SLR2,顶端 SLR 为 SLR3。

注释: AMD 工具会在图形用户界面 (GUI) 和报告中标明 SLR 组件。