适用于管脚分配选择的通用准则 - 2023.2 简体中文

适用于 FPGA 和 SoC 的 UltraFast 设计方法指南 (UG949)

Document ID
UG949
Release Date
2023-11-29
Version
2023.2 简体中文

通用准则如下所述:

  • 将相同的接口数据、地址和控制管脚组合到同一个 bank 上。如果无法将这些组件组合到同一个 bank 上,请将其组合到相邻 bank 中。
    注释: 对于 SSI 技术器件,相邻 bank 也必须处于同一超级逻辑区域 (SLR) 中。
  • 将以下接口控制信号布局在所控制的数据总线中间:时钟、使能、复位和选通。
  • 将扇出极高且覆盖整个设计的控制信号布局在器件中心。
    注释: 对于 SSI 技术器件,请将 SLR 中的信号布局在所驱动的 SLR 组件中心位置。