下表提供了根据目标器件大小对应 7 系列器件和 UltraScale 器件建议的控制集数量指南。
| 指南 | 控制集百分比 |
|---|---|
| 可接受 | 低于器件中控制集总数的 7.5% |
| 建议减少数量 | 介于器件控制集总数的 7.5% 到 15% 之间 |
| 必须减少数量 | 超过器件中控制集总数的 15% |
上述指南假定：
- 典型的控制集容量：每 8 个 CLB 寄存器对应 1 个控制集
- 器件中控制集总数：CLB 寄存器数量/8
要确定设计中的控制集数量：
- 布局前：使用
report_control_sets -verbose - 布局后，使用
report_utilization（仅限文本模式）
提示： 唯一控制集的数量在小部分设计中可能会引发问题，导致对应器件区域中信号线延迟过长或者拥塞。要识别唯一控制集的高局部密度，需要在 Vivado IDE 的Device（器件）窗口中进行详细的布局分析，这包括以不同颜色高亮的控制信号。